中科大本科生9个月设计出64位处理器：已成功流片、可运行Linux
https://www.zhihu.com/question/409298856/answer/1363569013
2018年11月8日，乌镇，世界互联网大会，经过9个月筹备工作，中国开发指令生态（RISC-V）联盟正式成立。
一是用Chisel开发，此前我们实验室做过Chisel与Verilog在开发效率和开发质量上的对比实验，证明Chisel能数倍替身开发速度，同时开发质量不比Verilog差，相关结果发表在论文《芯片敏捷开发实践：标签化RISC-V》。二是以余子濠为南大开发的一款教学RISC-V处理器核为基础进行改进，这主要是因为余子濠在开发这款处理器的过程中构建了丰富的工具，包括NEMU软件模拟器、指令差分测试框架等，这些都有助于加速开发。
2020年6月2日，国科大本科生毕业设计答辩日。五位同学分别介绍了他们基于COOSCA处理器核的进一步优化工作：王华强：《基于RISC-V的乱序多发射处理器设计》张紫飞：《基于RISC-V的向量处理单元设计》张林隽：《开源处理器分支预测器的设计与性能优化》金越：《基于敏捷开发语言的开源处理器非阻塞缓存的设计与实现》王凯帆：《RISC-V平台下的二进制翻译与优化》其中王凯帆的毕业设计中使用了COOSCA核，也是他们自己设计的核首次在科研中得到应用。
https://www.thepaper.cn/newsDetail_forward_8435116
登录后可查看完整内容，参与讨论！
立即登录